DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

02136068

Image available

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

62-052968 [JP 62052968 A]

PUBLISHED:

March 07, 1987 (19870307)

INVENTOR(s): NAKAYAMA RYOZO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-192007 [JP 85192007]

FILED:

September 02, 1985 (19850902)

INTL CLASS:

[4] H01L-029/78; H01L-021/265; H01L-029/60

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS): R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 529, Vol. 11, No. 240, Pg. 100.

August 06, 1987 (19870806)

ABSTRACT

PURPOSE: To obtain an LDD structure in which left and right N(sup -) type region are identical self-aligningly by forming the shape of the end of a gate electrode with a taper angle larger than the incident angle of an ion beam for ion implantation.

CONSTITUTION: Field oxide films 12 and an SiO(sub 2) film 13 as a gate insulating film are formed on a substrate 11. After that, after gate electrode material, for instance polycrystalline silicon, is applied to the whole surface, a photoresist 15 is selectively left and a tapered gate electrode 14 with a taper angle of 70 deg.-80 deg. is formed by reactive ion etching with the photoresist 15 as a mask. After that, the N(sup -) type first impurity layers 16 are formed by applying ion implantation to the substrate surface with offset angle of the beam of 7 deg. with the gate electrode 14 as a mask. After a thermal oxide film 17 is formed around the gate electrode 14, a polycrystalline Si film 18, for instance, is deposited over the whole surface. Then the N(sup +) type second impurity layers 19 are formed by ion implantation with the gate electrode 14 and the polycrystalline Si film 18' on the side wall of the gate electrode 14 as masks. Then the polycrystalline Si film 18 is removed.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

007105240

WPI Acc No: 1987-105237/198715

Electric concn.-mitigated MOSFET - obtd. by forming trapezoidal gate

electrode under RIE, injecting phosphorous ion into wafer, etc.

NoAbstract Dwg 6/6

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62052968 A 19870307 JP 85192007 A 19850902 198715 B

Priority Applications (No Type Date): JP 85192007 A 19850902

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62052968 A 5

Title Terms: ELECTRIC; CONCENTRATE; MOSFET; OBTAIN; FORMING; TRAPEZOID.

GATE; ELECTRODE; RIE; INJECTION; PHOSPHOROUS; ION; WAFER

NOABSTRACT

Index Terms/Additional Words: METAL; OXIDE; SEMI; CONDUCTOR; FIELD; EFFECT;

TRANSISTOR; REACT; ION; ETCH

Derwent Class: L03; U12

International Patent Class (Additional): H01L-021/26; H01L-029/78

File Segment: CPI; EPI

09日本国特許庁(JP)

①特許出顧公開

⑫公開特許公報(A)

昭62-52968

@Int_Cl.4

識別記号

庁内整理番号

四公開 昭和62年(1987)3月7日

29/78 H 01 L 21/265 29/60

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

MOS型半導体装置の製造方法

顧 昭60-192007 创特

昭60(1985)9月2日 ❷出

中山 79発

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

株式会社東芝 砂出 頭

川崎市幸区堀川町72番地

弁理士 則近 憲佑 20代 理

外1名

1. 発明の名称

MOS選挙導体装置の製造方法

2. 特許請求の範囲

半導体基度上にゲート恐殺戮を介して機能がテ ーパー加工されたゲート電極を形成する工程と、 このゲート電極をマガクに傾斜イオンピームを照 射して歯板と逆導電型の低機度不純物層を形成す る工程と、前記半導体基複表面全面に被膜を形成 する工程と、この被膜を適して根針イオンピーム を照射して装板と逆導電型の高級度不純物層を形 成する工程とを得えた事を特徴とするMOS茲半 導体装置の製造方法。

3. 発明の詳細を説明

[発明の技術分野]

本発明はMOS型電界効果トランジスタの製造 方法に係り、特にトランジスタ内部の電界集中を 髪和したトランジスタの製造方法に関する。

[発明の技術的背景とその問題点]

現在MOS型電界効果トランジスタにおいて高

集徴化のためのデパイス寸法は罹実に着小化の方 向にあるが、これに当り程々の問題が出て来てい る。その1つにドレイン五倍の選界集中の参讐が ある。これは、 末子寸法が小さくたるにもかかわ **らず。電源電圧が低速されないために起てる。と** れによりドレイン近傍で加速された電子は、ホッ トエレクトロンや。ホットキャリア発生の原因の 1つとなっている。そして、ゲート酸化膜にトラ ップされた電子は、 しきい値シフトの原因となり。 MOSトランジスタの信頼性が低下する。このよ りなドレイン近傍の世界集中を緩和させ、ポット エレクトロンやホットキャリアの発生を弱め、さ ちにしきい鍼変動を減少させる方法として、種々 のデバイス構造が提案されて来た。第5回にLDD (Lighly Doped Drain) 構造を示す。これはド レインのゲート 方向に不純 物礁度の低い n ⁻⁻ 層 を 形成し、これにより、ドレイン近傍の電界を緩和 しようとするものである。

このa゚ 層を形成するのにゲート電極(5)をマス クにイオン注入法を用いている。このイオン注入

特開昭62-52968 (2)

役ではチャンネリングを加止するために蓄観表書 化対して5~10 植皮質けてイオン法入を行な っている。このためゲート電極を後親化するため に異方性エッチングを用いて過度の場部形状にす るため、ゲート電極の左右では、イオン在入され るα- 領域の寸法が異なってくる。第6 圏にこの 状態を示す。つまり、 a ⁻ 僕娘の寸法を左は a 。 右はりとした時、3くりとたる。またゲート電極 とα~ 値域がオフセット(cで示す)が生じる。 ての a く b という様に a ^ の寸法が左右で異なる と、 n = は抵抗分を有しているので、ドレインと ソースを入れ換えて動作させた時の電流増幅率 (Jm) 等のトランジスタ特性が異なって来る。C のため、回路が動作したくなる。また、オフセッ トはが生じる年により。チャネル領域をゲート電 塩で酵貨出来なくなるという問題が生じる。

との問題はウェハーの胃辺悪にをればせる悪悪 者になるので、ウェハーの大口色になる悪大きな 問題となる。

(現界の目的)

【発明の実施門】

本義明の一英雄例を第1回~第3回を用いて説 勇士る。まず、勇えばP (100) の S i 若収(IL)を を用意してフィールド級化装 (12) を奔えばBOX 法を用いて形成した後、例えば熱激化法によりゲ ート機機関として S i O₂ 및 (I3) を 2 0 0 Å 程度形成 する。その後、金面にゲート電極材料として例え はPoly-81概を約4000Å程度形成した後、写 実施場法を用いて選択的にフォトレジスト (15) を 残酷させ、前記フォドレジスト (15) をマスクに例 えばCP。ガスとO。 ガスを用いた反応性イオンエ ッチング (BIB)によりテーパ角が約70°~80° のゲート常復 (14) モテーパー形成する。その後、 ゲート電視 (14)・をマスタに等度表面11に対してピ ームのオフセット角度が7° であるイオン住入に より例えばP^(リン)を50KeV 3×10ºº/cm® の条件で第1の不利物層 4 ~ (16) を形成する。

(第1四) 参照)

次に例えば略酸化決によりゲート電磁 (14) の前 適に略酸化製 (17) を約300A形成した後、全面に ての発明は高集費化においてのLDD構造の工程において自己整合的に左右の a ** 製炭が等しいLDD構造を得ることを可能にした半導体装置の製造方法を提供することを目的とする。

[発明の概要]

本発明はゲート電極の確認形状をイオン注入の イオンピームの入射角より大きなテーパ角に形成 じて、ゲート電極の下に形成される左右の a ⁻ 領 域の寸法の違いを小さくする方法である。

[発明の効果]

本発明によれば、左右のn 質数の寸法を同一 に形成する事が出来るので、ソース・ドレインを 入れ換えた時でも電流増額率(Jm)の差がたくた るので、設計通りのTr特性が得られる。

また a " 領域とゲート電極のオフセットも妨げるので、ゲート電極でチャネル領域を制抑出来なくなるという時度も妨げるので、 高信 競性の徴報 たTr が形成出来る。

ウェハーの大口名によるTr 特性のパラツキも 数で事が出来る。

例えば Poly-Si 版 (18) を 1500 Å 程度设置する。 その後前記 Poly-Si 版 (18) を通して、ゲート 電視 (14) およびゲート 電板 (14) 調整部の Poly-Si 誠 (18') をマスクにイオン注入法により例えば、 Aa+ を 200 Ke Vで5×10 m/cm の条件で、第 2 の不締物層 a + (19) を形成する。(第 2 図参照) 次に前記 Poly-8 i 版 (18) を例えば CP。および O₂ ガスを用いた CD B (ケミカル・ドライ・エ ッチング)により飲去する。(第 3 図参照)

後は司知の技者により配理工程を行ない半導体 集後を製造する。

この方法によれば、10°程度のイオンビームのオフセットに対してn (16)。 a + (17) の不規 物層は、ゲート電極 (14) に対して同じ寸法で形成 する事が出来る。このようにゲート電極のテーパ 角と同じイオンビームのオフセットが許容される 事になる。

テーパ角をコンドロールする方法として、特記 ゲート電極の上部に扱い不利物層を形成する事に よっても容易に形成出来る。

特開昭62-52968 (3)

例えば、Poly-Siをゲート電腦として、上路 に例えばP⁺ を 4×10¹⁴/ca² イオン注入し、そ の後パターニングするがによりチーパ角を 45°。 2×10¹⁴/ca² で 30°が得られる。又 a ~ (16)の 寸法(第 3 図の L で示す。)は Poly-Si膜 (18)の 腹厚で容易に間 関及く変化できる。又質として Polyの過 Si N. BPSG、BSP。PSG 等がつかえ る。また、質を除去しなくても良い。この場合工 圏が短縮出来る。

また従来のように関連機し工機によるRIBの ダメージが形成されないのでTrの信頼性が向上 する。

さらにフィールドの喋べりがないためフィール ド護厚を髪切に形成する時厚くする必要がないた め、微細化が出来る。


またテーパ角を育しているため、 後の工程での 数板表面の平単化が容易となり、 その上の金属配 額の新切れ等の不良も発生しなくなる。


本方法はαーCb Tr で説明したがP-Cb。 CMOS等に応用出来る。 また、44 図に示す様 n 一層 (24)を形成した後 蓄板と同導電型の不純物層 (P -) (26)を a - 層 (24) の下に形成すると良い。これによりショートチャ ネル効果を防止できるので、より微細な T r が形 成出来る。

4. 図面の簡単を説明

第1図、第2図、第3図及び第4図は本発明の 実施例の断面図、第5図、第6図は従来の断面図 である。

1 . 1 1 … S l 基板 , 1 2 … フィールド酸化既、
4 . 6 . 1 3 . 1 7 . 2 2 … S i O₂ 膜、 5 , 1 4 .
2 3 … ゲート気極、 1 5 … フォトレジスト、 7 .
2 . 1 9 , 2 5 … n ⁺層、 3 , 1 6 . 2 4 … n ⁻
層、 2 6 … P ⁻ 層、 1 8 … Poly-Si 複。





-355-